基于数字锁相环的星载光谱仪本地时钟源设计
Design of Local Clock Source of Satellite Borne Spectrometer Based on Digital Phase Locked Loop
查看参考文献16篇
|
文摘
|
该文针对太阳同步轨道卫星由于通讯误码导致卫星时钟不正常翻转造成的错误,提出了纠错策略。基于卫星时钟和本地时钟授时误差互补的特点,设计了一种应用于低频输入信号和大倍频系数条件下的数字锁相环(DPLL),利用数字锁相环使本地时钟跟踪卫星时钟秒脉冲的相位波动,实时消除本地时钟的累积误差。对该时钟源进行了理论分析和实验验证,用现场可编程门阵列(FPGA)予以实现。实验表明,该设计实现的时钟源可以实时纠正卫星时钟出现的秒脉冲不正常翻转、秒脉冲丢失、时间包跳变、时间包丢失等错误,最短可以在5个输入时钟周期内进入锁定状态,稳定工作时每秒累积误差小于100 μs,可作为星载光谱仪本地时钟源使用。 |
|
其他语种文摘
|
Under the condition of working in sun-synchronous orbit, the error correction strategy is put forward due to the error caused by the communication error. According to the complementary error characteristics between satellite clock and local clock, a Digital Phase Locked Loop (DPLL) is designed, which is applied to the low frequency input signal and the large frequency multiplication factor. The local clock tracks the satellite clock pulse phase fluctuations and eliminates the accumulate error constantly. The complete design is developed with Field Programmable Gate Array (FPGA) devices and the detailed theoretical analysis and experimental results are presented. Experiments show that the design of the clock source can correct the abnormal flip or lose of second pulse and jump or lose of broadcast time package constantly. It can enter the lock state in 5 input clock cycles, and the cumulative error is less than 100 μs. It can be used as the local clock source of satellite borne equipment. |
|
来源
|
电子与信息学报
,2017,39(10):2397-2403 【核心库】
|
|
DOI
|
10.11999/jeit170088
|
|
关键词
|
数字锁相环
;
反馈控制
;
比例积分控制
;
倍频
;
FPGA
|
|
地址
|
1.
中国科学技术大学环境科学与光电技术学院, 中国科学院环境光学与技术重点实验室, 合肥, 230027
2.
中国科学院安徽光学精密机械研究所, 中国科学院环境光学与技术重点实验室, 合肥, 230031
3.
上海卫星工程研究所, 上海, 200240
|
|
语种
|
中文 |
|
文献类型
|
研究性论文 |
|
ISSN
|
1009-5896 |
|
学科
|
电子技术、通信技术 |
|
基金
|
国家自然科学基金
;
安徽省杰出青年科学基金
|
|
文献收藏号
|
CSCD:6081409
|
参考文献 共
16
共1页
|
|
1.
王煜. 星载差分吸收光谱仪CCD成像电路的设计及实施.
激光与红外,2015,45(6):663-668
|
CSCD被引
9
次
|
|
|
|
|
2.
Eskelinen P. Problems in estimating some timing uncertainties of commercial frequency and time standards.
IEEE Transactions on Instrumentation and Measurement,1999,48(1):62-65
|
CSCD被引
3
次
|
|
|
|
|
3.
曾祥君. 晶振信号同步GPS信号产生高精度时钟的方法及实现.
电力系统自动化,2003,27(8):49-53
|
CSCD被引
32
次
|
|
|
|
|
4.
李泽文. 基于全数字锁相环的电力系统高精度同步时钟.
电力自动化设备,2015,35(7):32-36
|
CSCD被引
11
次
|
|
|
|
|
5.
吕广强. 一种基于双滑动平均滤波器的单相软件锁相环.
电力系统自动化,2015,39(13):151-157
|
CSCD被引
11
次
|
|
|
|
|
6.
Chen K. A high precision time-to-digital converter based on multi-phase clock implemented within Field-Programmable-Gate-Array.
Nuclear Science and Techniques,2010,21(4):123-128
|
CSCD被引
5
次
|
|
|
|
|
7.
Naoto K. Monitoring of interarea oscillation mode by synchronized phasor measurement.
IEEE Transactions on Power Systems,2006,21(1):260-268
|
CSCD被引
17
次
|
|
|
|
|
8.
陈鑫. 数字锁相环的最优化设计.
南京航空航天大学学报,2012,44(1):87-92
|
CSCD被引
3
次
|
|
|
|
|
9.
Staszewski R B. Phase-domain all-digital phase-locked loop.
IEEE Transactions on Circuits and Systems-II: Express Briefs,2005,52(3):159-163
|
CSCD被引
7
次
|
|
|
|
|
10.
刘亚静. 全数字硬件化锁相环参数分析与设计.
电工技术学报,2015,30(2):172-179
|
CSCD被引
9
次
|
|
|
|
|
11.
帅涛. 一种大频偏和低信噪比条件下的全数字锁相环设计.
电子与信息学报,2005,27(8):1208-1212
|
CSCD被引
7
次
|
|
|
|
|
12.
彭咏龙. 基于FPGA实现的变PI参数全数字锁相环.
电源技术,2016,40(4):906-909
|
CSCD被引
1
次
|
|
|
|
|
13.
肖帅. 基于FPGA实现的可变模全数字锁相环.
电工技术学报,2012,27(4):153-158
|
CSCD被引
14
次
|
|
|
|
|
14.
庞浩. 一种新型的全数字锁相环.
中国电机工程学报,2003,23(2):41-45
|
CSCD被引
1
次
|
|
|
|
|
15.
张志文. 基于新型全数字锁相环的同步倍频技术.
电力自动化设备,2010,30(2):123-126
|
CSCD被引
4
次
|
|
|
|
|
16.
徐守时.
信号与系统:理论,方法和应用. (第2版),2010:390-397
|
CSCD被引
1
次
|
|
|
|
|
了解气象卫星更多信息，请访问