|
|
NAND Flash控制器的BCH编/译码器设计
Design of BCH Encoder/Decoder for NAND Flash Controller
查看参考文献7篇
|
文摘
|
提出一种应用于NAND Flash控制器的并行BCH编/译码器, 在译码阶段引入流水线操作和分组预取译码操作, 提升BCH码的译码效率. 实验结果表明, 在NAND Flash的2 KB页读取操作中, 该编/译码器纠正8 bit的随机错误只需要565个周期的译码时间, 是采用按页预取译码方式所需时间的1/4 |
|
其他语种文摘
|
Anew architecture of parallel BCH encoder and decoder applied in NAND Flash Controller is proposed. In order to obviously increase the throughput of decoder, pipeline operation and prefetch decoding in group operation are applied in the design. It takes 565 cycles to correct 8 bit random error after NAND Flash's 2 KB page read operation, which is a quarter of the time cost by prefetch&decode in page |
|
来源
|
计算机工程
,2010,36(16):222-225 【核心库】
|
|
关键词
|
BCH码
;
并行
;
流水线
;
NAND Flash控制器
;
分组预取译码
|
|
地址
|
浙江大学超大规模集成电路设计研究所, 杭州, 310027
|
|
语种
|
中文 |
|
文献类型
|
研究性论文 |
|
ISSN
|
1000-3428 |
|
学科
|
自动化技术、计算机技术 |
|
文献收藏号
|
CSCD:3975720
|
参考文献 共
7
共1页
|
|
1.
Neal M. Bit Error Rate in NAND Flash Memories.
Proc.of the 46th IEEE International Reliability Physics Symposium,2008:9-19
|
CSCD被引
1
次
|
|
|
|
|
2.
Micheloni R. A 4Gb 2b/cell NAND Flash Memory with Embedded 5b BCH ECC for 36 MB/s System Read Throughput.
Proc.of 2006 IEEE International Solid-state Circuits Conference,2006:497-506
|
CSCD被引
1
次
|
|
|
|
|
3.
Wei L. Low-power High-Throughput BCH Error Correction VLSI Design for Multi-level Cell NAND Flash Memories.
Proc.of 2006 IEEE Workshop on Signal Processing Systems Design and Implementation,2006:303-308
|
CSCD被引
1
次
|
|
|
|
|
4.
Evatronix SA Co.
Ltd..NANDFlash-Ctrl,2008
|
CSCD被引
1
次
|
|
|
|
|
5.
王新梅.
纠错码--原理与方法,2001
|
CSCD被引
37
次
|
|
|
|
|
6.
Sun F. Design of On-Chip Error Correction Systems for Multilevel NOR and NAND Flash Memories.
IET Circuits, Devices&Systems,2007,1(3):241-249
|
CSCD被引
3
次
|
|
|
|
|
7.
Burton H O. Inversionless Decoding of Binary BCH Codes.
IEEE Transactions on Information Theory,1971,17(4):464-466
|
CSCD被引
3
次
|
|
|
|
|
|
了解气象卫星更多信息，请访问